国立研究開発法人 産業技術総合研究所使用SiC开发下一代晶体管结构

2018-12-12 06:03:59 Westpac Electronics

 - 通电时电阻显着降低,这是晶体管效率的指标 - 

使用SiC实现下一代结构应用于晶体管,实现世界上最小的载流电阻

证明了对于实际应用而言重要的高温特性和动态特性等性能非常好

我们期望为电力转换系统的小型化和高效率以及新电力系统的创造做出贡献

先进工业科学与技术国家发展研究所(以下简称为“AIST”下同)先进的电力电子研究中心,研究中心SiC器件工艺等,富士电机股份公司,住友电气工业株式会社,日本丰田汽车公司,东芝公司,协同三菱电机株式会社,1.2千伏的垂直超结耐压(承受)类使用碳化硅(SiC)半导体( SJ)MOSFET开发出世界上最小的SiC晶体管导通电阻。此外,我们证明了开发的SJ-MOSFET具有优异的高温特性和动态特性,这对实际应用非常重要。


虽然由n型柱和硅中的p型柱的重复SJ结构(Si)的晶体管已被证实降低了导通电阻的影响,在SiC晶体管的应用没有进展用于使SJ结构难以是的。这次,我们通过应用AIST专有的SiC晶体管制造技术,能够形成具有窄间距的良好控制的SJ结构。因此,间距为导通电阻窄,可以实现低SJ结构的沟槽栅极MOSFET,我们可以显著降低ON的SiC-MOSFET 1.2千伏的耐压类的电阻。预计将有望在未来应用SiC的电动汽车的电力系统的进一步小型化和高效率以及新电力系统的创造。


2018年12月3日(太平洋标准时间)在美国旧金山举行的IEDM 2018(IEEE国际电子器件会议)上宣布了这一成就的详细信息。

图片关键词

轮廓图

这次开发了两种类型的SiC沟槽栅极型SJ-MOSFET


发展的社会背景

去实现促进低碳社会的有效利用能源,大力发展电力电子技术负责电源转换(DC-AC转换和电压转换)和控制,显着电力电子电力设备的目的它需要实现更高的效率,更小的尺寸,更轻的重量和更高的功能。尽管这些很大程度上取决于功率半导体器件(功率器件)的性能,但是现有的Si功率器件正在接近由Si的物理性质确定的理论极限。


SiC有望成为下一代功率器件的有希望的材料,因为它具有有利于物理特性的小型化和功率器件的高效率。近年来,配备SiC功率器件的设备开始被商业化,研究阶段的目的是进一步提高性能,它在新一代功率器件结构的发展动态。


研究历史

AIST,我们的开放创新基地TIA电力电子的战略研究领域之一,SiC功率器件的量产原型线的发展,推出了私营部门型联合研究机构的“筑波电力电子星座(TPEC)” ,并促进了SiC功率器件批量生产原型技术开发的联合研究。到目前为止,与富士电机有限公司合作开发IE-MOSFET和平面栅极型MOSFET的沟槽栅极MOSFET的IE-UMOSFET展示了大规模生产的原型。在与住友电气工业株式会社,住友电气工业协作有限公司已经证明VMOSFET的大规模生产原型沟槽栅极型MOSFET的发展。


此时,超低导通电阻1.2千伏耐压类装置用于与混合动力电动车辆/电动车辆的电力转换系统中使用的预期,富士电机有限公司在沟槽栅极型SJ-MOSFET的发展,住友电气工业目的与丰田汽车公司,东芝公司,三菱电机公司合作。


研究内容

图1显示了各种SiC-MOSFET的横截面结构。导通电阻的平面栅极MOSFET的被支配到大沟道电阻由于在栅极氧化膜和所述半导体界面(MOS界面),缺陷减少在结构设计和MOS界面通过缩小单元间距,以增加信道密度的缺陷它一直专注于流程开发。近来,为了实现沟槽栅极型MOSFET中,由于低导通电阻实现,所述漂移层是击穿电压保持层,以进一步降低导通电阻是SJ结构,预计以实现硅功率器件的性能是的。


n型和p型柱组成SJ结构漂移层,可以缩小间距SiC和氮化镓(GaN),如图所示,当电阻降低到垂直装置下方的理论极限。特别是在1.2kV耐压等级中,由于SJ结构的间距约为几μm,因此电阻小于垂直器件的理论极限。然而,由于SiC非常硬,因此不能像Si一样容易地加工,并且难以制造窄间距SJ结构。 AIST拥有IE-MOSFET开发的技术诀窍,这是一种独特的SiC晶体管结构,结合了离子注入和外延生长。此时,在n型外延生长和p型离子注入多外延方法叠加起来的支柱重复,它被精确地形成窄间距的SJ结构通过应用该知识。图3示出了制造的沟槽栅极型SJ-MOSFET(SJ-UMOSFET)的横截面照片。作为导致在p型区域的MOSFET,其中包括8个阶段的多层膜的p型柱,被看作不垂直地形成在横向方向上已被移动。

图片关键词

图1

图1垂直SiC MOSFET结构的类型(在这个红色MOSFET中开发的SJ-MOSFET)

图片关键词

图2

图2传统SiC和GaN垂直器件(虚线)和不同间距SiC的垂直SiC器件(实线)的耐压与导通电阻的理论极限线

图片关键词

图3

图3新开发的沟槽栅极型SJ-MOSFET(SJ-UMOSFET)的横截面图

接着,对现有的沟槽栅极型MOSFET和组合新开发的SJ结构的MOSFET,假定实际使用中,进行各种评价,1.2千伏耐压类的沟槽栅极SJ-MOSFET的商业化的可能性经过验证。


第一四英寸晶圆完全在1.2千伏耐压类(经受1400 V),并在额定高温特性和由此而来的大规模生产的设计MOSFET的动态特性。当室温和175℃下的导通电阻的IE-UMOSFET的在存在或不存在SJ结构,小型和差0.7 Emuomegacm2在室温下,比有SJ结构至6 Emuomegacm2而不SJ结构在175℃下低至3.8 Emuomegacm2相比(图4,左)。从这些结果可以理解,即使当SJ-UMOSFET以高输出工作时,由于自加热引起的导通电阻的增加也很小。此外,当作为电动机的负载,例如是由意外短路,表示时间,直到断裂的高电压取决于设备上的负载短路容限保持通电状态,基本相等或不SJ结构,SJ由于结构的原因,安全性没有下降(见图4)。


接下来,验证了SJ结构的导通电阻降低效果。图5显示了制造的SJ-VMOSFET的横截面结构和导通电阻的细分。 VMOSFET是具有高沟道迁移率的沟槽栅极型MOSFET,因为沟道平面由(0-33-8)晶面缺陷构成,具有很少的MOS界面缺陷。此时,由于小间距现在可以生产的SJ结构,没有必要来增加MOSFET单元间距按照SJ结构低导通电阻,可以优化。在SJ结构和低导通的一个压力的狭窄间距用的导通电阻0.63 Emuomegacm2的击穿电压电平的效果既电阻MOSFET 1170 V的SiC-MOSFET可以实现导通电阻的全局最小值。


如上所述,很明显将SJ结构应用于SiC-MOSFET在1.2kV耐压等级中是有效的,其耐受电压相对较低。

图片关键词

图4

的图4 SJ-UMOSFET和SJ而不UMOSFET(IE-UMOSFET)的导通电阻的温度依赖性(左)和负载短路耐受能力的(右)

图片关键词

图5

图5此次开发的SJ-VMOSFET的截面结构和导通电阻的分解

未来的时间表

今后,铭记技术转让给公司,进一步加强了公司的合作,促进了高度的SJ结构的设计和制造工艺,提高在实际使用和可靠性,电阻器件的特性。




术语解释

◆碳化硅(SiC)

包含碳(C)和硅(Si)的化合物半导体。相比硅(Si),介电击穿电场,饱和电子速度,导致改进功率器件的特性,如热导率大的物理性质。当应用于功率器件,可以得到不同的是数量级更高的耐受电压相同的器件结构,即使相当于导通电阻比Si器件中,由于该装置本身是可能的,下一代功率器件的高温操作它是一种材料。 [返回参考源]

◆垂直超级结(SJ)MOSFET

MOSFET是金属/氧化物膜/半导体场效应晶体管(金属/氧化物/半导体场效应晶体管)。具有金属/氧化物/半导体的三层结构,改变紧接晶体管(源极)的输入电极之间的切换状态下的沟道部分的导通状态和输出电极(漏极)的控制电极(栅极)的电压(ON状态:导通状态和OFF状态:中断状态)。在功率器件中,垂直MOSFET是常见的,其中漏极放置在衬底后面。而在当在反向偏置的常规纵型MOSFET有伸长率(自由电子和空穴是几乎不存在的区域)的长度方向耗尽击穿电压保持层(漂移层),SJ结构纵向延伸的通过耗尽层从pn结横向延伸,将能够增加的杂质浓度的反向偏压时被施加到平衡漂移层的损耗,所以能够确保导通电阻减小和击穿电压。 [返回参考源]

◆导通电阻

通电阻态(ON状态)。它是显示晶体管效率的重要指标,低导通电阻可提高效率。 [返回参考源]

◆动态特性

连接负载和晶体管的开关操作期间的特性,表示为导通/关断时间,上升/下降时间等。如果动态特性良好,则AC操作的效率提高。 [返回参考源]

◆沟槽栅型MOSFET

垂直MOSFET的沟道间距形成在沟槽的侧壁上,并且与具有表面沟道的平面MOSFET相比,沟槽间距缩短。具有大的沟道电阻贡献的SiC对于降低导通电阻是有效的,并且在漂移电阻低的1200V级中的效果大。 [返回参考源]

◆平面栅极型MOSFET

它具有垂直MOSFET的沟道形成在表面上的结构,并且单元间距比沟槽类型的单元间距宽。 [返回参考源]

◆IE-MOSFET

由AIST独立开发的注入和外延SiC功率MOSFET称为MOSFET。在p基极底部,用于保持电压通过离子注入高浓度的形成,需要低受主浓度和良好的结晶质量的信道,以形成外延生长结构。由于高通道迁移率,实现了低导通电阻。 [返回参考源]

◆IE-UMOSFET

植入和外延沟槽MOSFET。在制备的SiC垂直沟槽MOSFET的,并且其特征在于在保护栅极沟槽的电场缓和的,高浓度p型区域通过离子注入形成,p基极层是一个信道,通过优异的外延生长的晶体质量而形成到。这是AIST和富士电机株式会社联合开发的结果,其结构应用了基于IE-MOSFET的U形沟槽栅极。与IE-MOSFET相比,导通状态电阻大大降低,并且确保了截止状态下沟槽栅极的可靠性。 [返回参考源]

◆V-MOSFET

沟槽栅极型MOSFET的特征在于沟槽通过从法向垂直平面倾斜53.7度而形成为V形,使得沟道变为SiC的(0-33-8)面。 Sumitomo Electric Industries,Ltd。开发的结构是一种适用于低导通电阻的MOSFET结构,其可提供低于其他晶面的MOS界面缺陷密度和高沟道迁移率。 [返回参考源]

◆多外延法

一种通过重复1μm或更薄的薄外延生长和通过SJ结构的制造方法的千电子伏(keV)级的低能量离子注入来形成柱状p型区的方法。 尽管步骤数量很大,但离子注入掩模很薄并且注入能量低,因此横向的扩展很小并且适合于制造窄间距SJ结构。 [返回参考源]


0755-88267606 00852-2763 5991 021-5489 1460